Testability of SPP three-level logic networks / V. Ciriani, A. Bernasconi, R. Drechsler - In: IFIP VLSI-SOC 2003 : IFIP WG 10.5 international conference on very large scale integration of system-on-chip : Darmstadt, Germany, December 1-3, 2003 / [a cura di] [s.n.]. - Darmstadt : Technische Universität Darmstadt, Institute of microelectronic systems, 2003. - ISBN 3901882170. - pp. 331-336 (( Intervento presentato al 12. convegno IFIP WG 10.5 International Conference on Very Large Scale Integration of System-on-Chip tenutosi a Darmstadt nel 2003.
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
